1、功能说明
    1、ADC3采样转换内部VREFINT的模拟电压（1.2V）
    2、采用软件触发一次，采集一次的方式

2、使用环境

    软件开发环境：KEIL MDK-ARM V5.34
                  IAR EWARM 8.50.1 
    芯片支持：
        N32H730  
        N32H735   
        N32H735EC
        N32H760
        N32H762
        N32H765
        N32H765EC
        N32H785
        N32H785EC
        N32H787

3、使用说明
    系统配置；
        1、时钟源： HSI+PLL
        2、系统时钟频率：
            M7核： 600MHz

       3、端口配置：
            无

       4、ADC：
            ADC3独立工作模式、软件触发转换、12位数据右对齐，转换VREFINT的模拟电压数据

    使用方法：
        1、编译后将程序烧录到开发板并复位运行,打开调试模式，将变量ADCConvertedValue添加到watch窗口观察
        2、以2.5V的VREFBUF输出作为ADC3的参考电压,经过ADC3采样转换后,换算得到VREFINT约为1.2V

4、注意事项
    1、VREFINT的通道使能控制的是在ADC1.CTRL3寄存器，不是在ADC3.CTRL3寄存器；
    2、需要断开开发板上的VREF+与VDDA的连接跳帽
    
1. Function description

    1, ADC3 samples and converts the analog voltage of internal VREFINT (1.2V).
    2. The software triggers once and collects once.

2. Development environment

    Software development environment: KEIL MDK-ARM V5.34
                                      IAR EWARM 8.50.1 
    Supported chips:
          N32H760 
          N32H762
          N32H765
          N32H765EC
          N32H785
          N32H785EC
          N32H787

3. How to use
   System Configuration:
        1. Clock source: HSI+PLL
        2. System Clock frequency: 
            M7 Core：600MHz

        3. Port configuration:
            none

        3. ADC:
            ADC3 independent working mode, software-triggered conversion, 12-bit data is right-aligned, and analog voltage data of VREFINT is converted.

    Instructions:
        1. After compiling, download the program and reset, the program start running, add the variables ADCConvertedValue to the watch window for observation
        2. The VREFBUF output of 2.5V is used as the reference voltage for ADC3. After sampling and conversion by ADC3, the VREFINT is approximately 1.2V.

4. Attention
   1.The channel enable for VREFINT is controled in the ADC1.CTRL3 register, not the ADC3.CTRL3 register.
   2.It is necessary to disconnect the jumper cap connecting VREF+ and VDDA on the development board.
